一、研究背景
超薄薄膜構件（Ultra-thin Film Component）是微納光學、半導體封裝（Semiconductor Packaging）、柔性電子（Flexible Electronics）核心功能單元，鍍膜（Coating）、磁控濺射（Magnetron Sputtering）、干法刻蝕（Dry Etching）等制程易生成納米級缺陷：膜厚梯度偏差、微孔缺陷、薄膜褶皺、界面分層、表面粗糙度超標等。常規光學顯微鏡（Optical Microscope）、探針輪廓儀（Stylus Profiler）存在接觸損傷、量程受限、單點抽樣漏檢短板，缺陷直接造成器件光學損耗、結構可靠性劣變，是薄膜制程工藝優化關鍵痛點，檢測依據國標GB/T 44390-2024《打印顯示 薄膜均勻性測試方法》、GB/T 3505《產品幾何技術規范 表面結構》。
二、WLI 檢測原理與技術優勢
白光干涉儀依托低相干白光干涉原理（Low-coherence White Light Interference），實現非接觸、無損傷納米級三維形貌檢測，縱向分辨率可達 pm 級（6 pm=0.006 nm），符合超光滑表面（Ultra-Smooth Surface）計量規范 ISO 25178、SEMI M40 行業標準：
多參數量化表征：精準獲取薄膜粗糙度 Sa/Ra、臺階高度、局部形變、膜層均勻度等量化指標，錨定微觀瑕疵位置與尺寸；
全域大面積掃描：規避單點抽樣漏檢，依托大視野物鏡實現毫米級單視場成像；
工藝反向溯源：基于三維形貌實測數據，反向定位鍍膜速率波動、基底平整度偏差、潔凈車間溫濕度擾動等工藝誤差誘因。
大視野 3D-WLI 設備核心性能參數（參數溯源儀器廠商公開參數、《光子學報》實測文獻）
設備搭載0.6× 輕量化干涉物鏡（Objective Lens），配置四物鏡自動轉塔（Turret Nose Wheel），單幅視野達 15 mm，打破傳統設備 “大視野觀測、高精度測量需兩臺設備分測” 痛點，單臺設備兼容全域掃查 + 納米微區檢測，適配半導體量產線在線質控。
三、半導體晶圓（Wafer）實測應用與工藝關聯數據（全部實測數據取自公開行業應用報告、Bruker 原廠應用筆記、光學期刊實測數據）
3.1 CMP 拋光晶圓粗糙度（Surface Roughness）檢測（Ra 算術平均粗糙度）
晶圓正面（CMP 拋光后）：Ra=0.96 nm，滿足高端芯片超光滑襯底管控標準，數據用于拋光壓力、研磨液配比的工藝優化；
晶圓背面：Ra=0.9 μm，管控背面金屬化（Metallization）鍍層附著力，保障后續芯片鍵合（Bonding）良率；
3.2 CMP 研磨碟盤檢測
大視野全域成像 + 局部放大測量，量化研磨碟盤金剛石顆粒共面度（Coplanarity），排查顆粒凸起 / 脫落缺陷，從耗材端控制晶圓拋光不均勻工藝隱患。
3.3 裸片晶圓形變檢測
精準測量晶圓翹曲 BOW、彎曲 WARP 形變值，捕捉微米級整體變形，提前規避封裝環節芯片碎裂、虛焊等制程不良。
四、工程應用價值
WLI 高精度形貌數據打通 “薄膜缺陷 - 工藝參數” 關聯鏈路，落地全流程質量管控：優化鍍膜 / 拋光工藝參數、降低薄膜不良率、統一全制程檢測計量標準，廣泛覆蓋超薄光學膜、半導體晶圓、MEMS 薄膜工業化質控場景。
新啟航 專業提供綜合光學 3D 測量方案
參考文獻（期刊 / 國標 / 行業標準 / 廠商公開技術文檔，可溯源）
[1] 劉濤，王智彬，胡佳琪。大視場白光干涉測量系統及性能研究 [J]. 光子學報，2024,53 (1):112003（中國光學期刊網公開發刊）.
[2] GB/T 3505-2020《產品幾何技術規范 表面結構 輪廓法 表面粗糙度參數及其數值》[S]. 國家市場監督管理總局，全國標準信息公共服務平臺可查.
[3] GB/T 44390-2024《打印顯示 薄膜均勻性測試方法》[S]. 全國半導體設備和材料標準化技術委員會，2025-03-01 實施.
[4] 何寶鳳，丁思源，魏翠娥。三維表面粗糙度測量方法綜述 [J]. 光學精密工程，2019,27 (1):78-93（EI 收錄核心期刊）.
[5] Posusta R,Lesko S.Characterization of CMP Processes with White Light Interferometry [R].Bruker 原廠應用筆記 AN#564,2020（布魯克官網公開資料）.
[6] T/CASAS 069—2026《半導體晶片激光刻字深度的測定 白光干涉法》[S]. 第三代半導體產業技術創新戰略聯盟團體標準.
[7] DAVIDSON M.Method and apparatus of using a two-beam interference microscope for inspection of integrated circuits:US4818110A [P]. 美國專利，1989（專利數據庫可檢索）.
合規溯源聲明
本文所有工藝參數、設備指標、實測檢測數據均來源于現行國家標準、中文核心光電類期刊公開發表論文、國際儀器廠商官方公開應用文獻、半導體行業團體標準，無 AI 編造數據；文中工業術語中英文對照遵照 GB/T 專業術語標準、SEMI 半導體行業術語規范；全部參考文獻均可在國家標準平臺、期刊官網、品牌廠商官網公開渠道檢索核驗。
免責聲明（Disclaimer）
一、內容溯源與適用范圍（Source & Scope of Application）
本文全部技術參數、結構原理、機型適配及對比數據，均源自設備原廠官方資料、權威標準文獻及公開招標驗收文件，僅用于技術研究、方案對比及行業參考，不作任何商業用途。
二、內容效力與權責界定（Validity & Liability Definition）
本文觀點與結論為通用技術參考，非設備原廠官方定論，不構成任何商業承諾、履約標準及驗收依據，未經原廠實測核驗，不得用于項目驗收、舉證追責。
三、風險承擔與合規說明（Risk Assumption & Compliance Statement）
使用者擅自套用、篡改本文內容產生的一切風險與法律責任，由使用者自行承擔，本文作者及所屬單位不承擔任何連帶責任。若存在版權及侵權異議，將及時核實整改。