互補(bǔ)金屬氧化物半導(dǎo)體感光芯片（CMOS Image Sensor, CIS）是消費(fèi)電子、工業(yè)影像設(shè)備的核心半導(dǎo)體元器件。芯片表面平面度（Flatness）是封裝工藝與成像品質(zhì)的核心質(zhì)控指標(biāo)，依據(jù)GB/T 39560-2020半導(dǎo)體芯片翹曲度測(cè)試標(biāo)準(zhǔn)及行業(yè)量產(chǎn)規(guī)范，高端CIS芯片平面度誤差管控閾值≤5 μm。在微型化、高密度板上芯片封裝（Chip On Board, COB）工藝場(chǎng)景下，芯片微小翹曲、表面凹凸形變，會(huì)引發(fā)封裝貼合偏移、光學(xué)對(duì)焦不準(zhǔn)、成像景深不均等問題，直接降低產(chǎn)品良率與長(zhǎng)期使用可靠性，因此高精度平面度檢測(cè)為量產(chǎn)必備工序。
傳統(tǒng)接觸式測(cè)高儀、二維光學(xué)檢測(cè)設(shè)備存在檢測(cè)景深有限、微米級(jí)精度不足、探針易劃傷芯片光敏面等弊端，無法適配高精度CIS芯片質(zhì)控需求。光學(xué)3D輪廓儀（3D Optical Profiler）依托白光干涉（White Light Interferometry）與結(jié)構(gòu)光三維掃描技術(shù)，實(shí)現(xiàn)非接觸式全域形貌檢測(cè)。依據(jù)設(shè)備廠商公開技術(shù)參數(shù)，該設(shè)備Z軸重復(fù)測(cè)量精度可達(dá)0.3–0.4 μm，可精準(zhǔn)采集芯片全局平面度偏差與微觀形變數(shù)據(jù)，完整還原芯片三維表面形貌，符合SEMI M73晶圓平面度測(cè)量行業(yè)規(guī)范。
相較于傳統(tǒng)檢測(cè)方案，光學(xué)3D輪廓測(cè)量方案無接觸損傷風(fēng)險(xiǎn)，兼顧微米級(jí)檢測(cè)精度與量產(chǎn)檢測(cè)效率，可全覆蓋CIS芯片貼片、封裝、終檢全生產(chǎn)工序。該方案可有效規(guī)避平面度不良引發(fā)的封裝失效、成像失真等質(zhì)量問題，契合高端影像芯片精密制造的質(zhì)控要求，是當(dāng)前半導(dǎo)體影像元器件量產(chǎn)的主流精準(zhǔn)測(cè)量方案（Precision Measurement Scheme）。
新啟航半導(dǎo)體｜專業(yè)白光干涉 3D 輪廓測(cè)量方案。亞納米精度保障，支持自動(dòng)化定制；高端系列對(duì)標(biāo)國(guó)際一線品牌，大視野設(shè)計(jì)，輕松應(yīng)對(duì)高低反射、復(fù)雜材料測(cè)量場(chǎng)景。
免責(zé)聲明（Disclaimer）
一、內(nèi)容溯源與適用范圍（Source & Scope of Application）
本文全部技術(shù)參數(shù)、結(jié)構(gòu)原理、機(jī)型適配及對(duì)比數(shù)據(jù)，均源自設(shè)備原廠官方資料、權(quán)威標(biāo)準(zhǔn)文獻(xiàn)及公開招標(biāo)驗(yàn)收文件，僅用于技術(shù)研究、方案對(duì)比及行業(yè)參考，不作任何商業(yè)用途。
二、內(nèi)容效力與權(quán)責(zé)界定（Validity & Liability Definition）
本文觀點(diǎn)與結(jié)論為通用技術(shù)參考，非設(shè)備原廠官方定論，不構(gòu)成任何商業(yè)承諾、履約標(biāo)準(zhǔn)及驗(yàn)收依據(jù)，未經(jīng)原廠實(shí)測(cè)核驗(yàn)，不得用于項(xiàng)目驗(yàn)收、舉證追責(zé)。
三、風(fēng)險(xiǎn)承擔(dān)與合規(guī)說明（Risk Assumption & Compliance Statement）
使用者擅自套用、篡改本文內(nèi)容產(chǎn)生的一切風(fēng)險(xiǎn)與法律責(zé)任，由使用者自行承擔(dān)，本文作者及所屬單位不承擔(dān)任何連帶責(zé)任。若存在版權(quán)及侵權(quán)異議，將及時(shí)核實(shí)整改。